Laporan Akhir 1 (Modul 2)







1. Jurnal
[kembali]


2. Rangkaian
[kembali]


3. Analisa
[kembali]

Dapat dilihat pada gambar terdapat CLK merupakan grafik output dari CLK, H0 merupakan grafik dari RS flip-flop 1, H1 adalah grafik dari RS flip-flop 2, H2 adalah grafik RS flip-flop 3 dan H3 adalah grafik RS flip-flop 4. Pada rangkaian, flip-flop yang digunakan yaitu SR flip-flop negative dan pada clock terjadi kondisi fall. Ketika kondisi input ‘1’ ‘1’ pada SR flip-flop 1 dan ada juga clock sehinnga output Q1 ‘0’ dan Q’ “1”. Maka kondisi menjadi toogel, dimana toogle merupakan pertukaran kondisi. Jadi H0 merupakan kondisi fall dari grafik clock.pada rangkaian, karena flip-flop 2 seri dengan CLK, maka CLK yang digunakan merupakan CLK dari H0 (flip-flop 1) sehingga grafik dari H1 merupakan toggle dari H0. Sinyal output H0 akan rising saat sinyal CLK falling , sinyal output H1 akan rising ketika sinyal H0 falling , sinyal output H2 akan rising ketika sinyal H1 falling ,dan sinyal output H3 akan rising ketika sinyal H2 falling. (terlihat dari pergeseran pulsanya)

4. Video
[kembali]




5. Link Download
[kembali]
Download video disini.
Download rangkaian disini.
Download HTML disini.

Tidak ada komentar:

Posting Komentar