[kembali]
mengenal dan dapat memahami tentang BCD ADDER
dapat membuat rangkaain yang terdapat BCD ADDER
2. Pembahasan
[kembali]
BCD Adder digunakan untuk melakukan penambahan nomor BCD.
Digit BCD dapat memiliki salah satu dari sepuluh kemungkinan representasi biner
empat bit, yaitu, 0000, 0001,…, 1001, yang setara dengan angka desimal 0, 1,…,
9. Ketika kita mulai menambah dua digit BCD dan kita berasumsi bahwa ada input
carry juga, angka biner tertinggi yang bisa kita dapatkan adalah setara dengan
angka desimal 19 (9 + 9 + 1)
Nomor biner ini adalah (10011) 2. Di sisi lain,
jika kita melakukan penambahan BCD, kita akan mengharapkan jawabannya adalah
(0001 1001) BCD. Dan jika kita membatasi bit output ke minimum yang diperlukan,
jawabannya dalam BCD adalah (1 1001) BCD. Tabel 7.1 mencantumkan hasil yang
mungkin dalam biner dan hasil yang diharapkan dalam BCD ketika kita menggunakan
penambah biner empat bit untuk melakukan penambahan dua digit BCD. Jelas dari
tabel bahwa, selama jumlah dari dua digit BCD tetap sama dengan atau kurang
dari 9, penambah empat-bit menghasilkan output BCD yang benar. Jumlah biner dan
jumlah BCD dalam kasus ini adalah sama. Hanya ketika jumlahnya lebih besar dari
9 maka kedua hasil berbeda. Dapat juga dilihat dari tabel bahwa, untuk jumlah
desimal lebih besar dari 9 (atau jumlah biner setara lebih besar dari 1001),
jika kita menambahkan 0110 ke jumlah biner, kita bisa mendapatkan jumlah BCD
yang benar dan output carry yang diinginkan juga . Ekspresi Boolean yang dapat
menerapkan koreksi yang diperlukan ditulis sebagai
C=K+Z3.Z2+Z3.Z1
Koreksi perlu diterapkan setiap kali K = 1. Ini menangani
empat entri terakhir. Selain itu, koreksi perlu diterapkan kapan pun Z3 dan Z2
adalah '1'. Ini menangani empat entri berikutnya dari bawah, sesuai dengan
jumlah desimal sama dengan 12, 13, 14 dan 15. Untuk dua entri sisanya sesuai
dengan jumlah desimal sama dengan 10 dan 11, koreksi diterapkan untuk kedua Z3
dan Z1, menjadi '1'. Sementara implementasi perangkat keras, 0110 dapat
ditambahkan ke output jumlah biner dengan bantuan penambah biner empat bit
kedua. Logika koreksi seperti yang ditentukan oleh ekspresi Boolean (7.17)
harus memastikan bahwa (0110) ditambahkan hanya ketika ekspresi di atas
terpenuhi. Jika tidak, hasil penjumlahan dari penambah biner pertama harus
diteruskan sebagai hasil akhir, yang dapat dicapai dengan menambahkan (0000) di
penambah kedua. Gambar 7.21 menunjukkan susunan logika penambah BCD yang mampu
menambahkan dua digit BCD dengan bantuan dua penambah biner empat bit dan
beberapa logika kombinasional tambahan. Pengiklan BCD yang dijelaskan dalam
paragraf sebelumnya dapat digunakan untuk menambahkan dua angka BCD tunggal.
Namun, pengaturan kaskade perangkat keras penambah BCD satu digit dapat digunakan
untuk melakukan penambahan nomor BCD beberapa digit. Sebagai contoh, penambah
BCD n-digit akan membutuhkan n tahapan tersebut dalam kaskade. Sebagai
ilustrasi, Gambar 7.22 menunjukkan diagram blok suatu rangkaian untuk
penambahan dua angka BCD tiga digit. Pengiklan BCD pertama, berlabel LSD (Least
Significant Digit), menangani digit BCD yang paling tidak signifikan. Ini
menghasilkan output jumlah (S3 S2 S1 S0, yang merupakan kode BCD untuk digit
paling signifikan dari jumlah tersebut. Ini juga menghasilkan output carry yang
diumpankan sebagai input carry ke penambah BCD berdekatan yang lebih tinggi
berikutnya. Penambah BCD ini menghasilkan output jumlah (S7 S6 S5 S4, yang
merupakan kode BCD untuk digit kedua dari jumlah, dan output carry. Output ini
berfungsi sebagai carry input untuk penambah BCD yang mewakili digit paling
signifikan. Jumlah output (S11 S10 S9 S8) mewakili kode BCD untuk MSD dari
jumlah tersebut.
[kembali]
1. Gerbang NAND (NAND Gate)
Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.Simbol dan Tabel Kebenaran Gerbang NAND (NAND Gate)
2. JK FLIP-FLOP
J-K Flip-flop juga merupakan pengembangan dari S-R Flip-flop dan
paling banyak digunakan. J-K Flip-flop memiliki 3 terminal Input J, K
dan CL (Clock). Berikut ini adalah diagram logika J-K Flip-flop.
3. IC 7474
4. Negative Edge-Triggered J-K flip-flops
4. Percobaan
Pada JK flip-flop dibuat jalur balik
dari masing-masing keluaran Q dan Q’ menuju gerbang masukan NAND, hal ini
tidak masalah karena gerbang NAND dapat memiliki lebih dari dua masukan.
Nama JK flip-flop diambil untuk membedakan dengan masukan pada SR
flip-flop karena ada perubahan ada perubahan jalur balik di atas. Secara umum
cara kerja JK flip-flop sama dengan SR flip-flop. Perbedaannya pada saat JK
bernilai 1 1 yang menyebabkan kondisi keluaran berubah (1 ke 0 dan 0 ke 1) atau
toggle.
JK flip-flop memiliki 2 masukan yang biasanya ditandai dengan huruf J dan
K. Jika J dan K berbeda maka keluaran Q akan sama dengan nilai J pada clock
berikutnya (next clock). Jika J dan K keduanya 0 maka tidak terjadi perubahan
apa-apa pada flip-flop. Jika J dan K keduanya 1 maka kondisi Q akan berubah dari
kondisi sebelumnya, Jika sebelumnya Q bernilai 0 maka akan bernilai 1 dan
sebaliknya.
Karakter JK flip-flop yang lebih pasti untuk semua kondisi maka flip-flop
ini yang banyak digunakan untuk membangun berbagai komponen register
seperti: register geser (shift register), pencacah biner (binary counter),
pendeteksian sekuensial (sequence detector) dan lain-lain.
Pada saat clock naik/bernilai 1 maka kondisi keluaran Q ditentukan oleh
masukan JK. Kondisi Set (keluaran bernilai 1) tercapai pada saat JK bernilai 10.
Kondisi Reset (keluaran bernilai 1) tercapai pada saat JK bernilai 01. Pada flip flop
JK tidak ada lagi kondisi pacu seperti pada flip-flop SR. Pada saat JK bernilai 11
maka nilai keluaran Q akan berubah-ubah (toggle) pada saat setiap clock -nya.
tabel kebenaran JK Flip flop
5. Clock (detak)
lock yaitu pulsa-pulsa periodik yang biasanya berbentuk bujur sangkar
(duty cycle 50%), seperti yang ditunjukkan pada gambar 16. SR Flip-Flop bekerja
secara asinkron. Nilai S dan R dapat berubah kapan saja dan dalam tempo yang
tidak bersamaan. Detak (clock) ditambahkan pada sisi masukan untuk menjaga
sinyal agar bekerja dalam tenggang tempo yang bersamaan.
Operasi-operasi yang terjadi di dalam sistem digital sinkron terjadi pada
waktu-waktu pulsa clock bertransisi dari 0 ke 1 atau dari 1 ke 0. Waktu-waktu
transisi ini ditunjukkan pada gambar 16. Transisi 0 ke 1 disebut sisi naik (rising
edge) atau sisi menuju positif, transisi dari 1-ke-0 disebut sisi jatuh (falling edge)
atau sisi menuju negatif.
Kendali ini membantu flip-flop lebih stabil. Clock ditambahkan sebelum
sinyal S dan R masuk ke dalam rangkaian flip-flop. Masing-masing sinyal masukan
di NAND-kan dengan clock. Pada saat clock bernilai 0, tidak ada perubahan sinyal
yang masuk ke dalam flip-flop.
[kembali]
a. Figure 7.20
Prinsip Kerja :
Ketika diberikan logika 1 pada input kontrol maka pada kaki C4 IC 7483 akan berlogika 1, sehingga IC berada pada active high. Ketika aktif high setiap ligika input pada kaki A1, A2, A3, A4 IC akan menghasilkan output yang sama. Sedangkan ketika input kontrol berlogika 1 maka, akan terjadi pergeseran bit antar kaki IC S1, S2, S3, S4, dan C4. Dimana ketika salah satu input diberikan logika 1 maka akan memberikan umpan aktif high pada IC. Ketika kita berikan input 1 pada kaki A1, dan input 0 pada kaki A2, A3, A4, maka IC akan aktif high dan memberikan umpan 0 pada setiap kaki S. Sedangkan ketika kita berikan input 1 pada kaki A2, dan input 0 pada kaki A lainnya, maka output pada kaki S2, S3, S4 akan berlogika 0. Dari hal ini dapat kita pahami bahwa, setiap kaki S tidak akan menghasilakn outpun yang sama pada setiap perubahan input yang terjadi. Ketika terjadi perubahan input, maka setiap kaki S akan memberikan nilai komplemen dari nilai sebelumnya.
b. Figure 7.21
Prinsip Kerja :
Rangkaian ini menunjukkan susunan logika penambah BCD yang mampu menambahkan dua digit BCD dengan bantuan dua penambah biner empat bit dan beberapa logika kombinasional tambahan. Disini digunakan 2 IC 7483 yang saling terhubung, dimana salah satunya untuk input dan yang lainnya untuk output.
Pertama tama ketika semua logika input nol maka logika output juga akan nol, Kemudian ketika diberikan logika 1 pada input kaki A1 maka input ini akan diteruskan menuju kaki A1 IC kedua begitu hingga diberikan output pada kaki A3. Namun ketika input diberikan pada kaki-kai yang terhubung pada gerbang AND (minimal 2 input berbeda), maka input ini akan diumpankan menuju gerbang AND dan diteruskan menuju gerbang OR, sehingga gerbang OR akan menghasilkan logika 1. Ketika output OR berlogika 1 maka akan terjadi penambahan 2 digit BCD.
c. Figure 7.22
Prinsip Kerja :
Rangkaian ini menunjukkan diagram blok suatu rangkaian untuk penambahan dua angka BCD tiga digit. Pengiklan BCD pertama, berlabel LSD (Least Significant Digit), menangani digit BCD yang paling tidak signifikan. Ini menghasilkan output jumlah (S3 S2 S1 S0, yang merupakan kode BCD untuk digit paling signifikan dari jumlah tersebut. Ini juga menghasilkan output carry yang diumpankan sebagai input carry ke penambah BCD berdekatan yang lebih tinggi berikutnya. Penambah BCD ini menghasilkan output jumlah (S7 S6 S5 S4, yang merupakan kode BCD untuk digit kedua dari jumlah, dan output carry. Output ini berfungsi sebagai carry input untuk penambah BCD yang mewakili digit paling signifikan. Jumlah output (S11 S10 S9 S8) mewakili kode BCD untuk MSD dari jumlah tersebut.
d. Contoh 7.2 (figure 7.25)
Soal : Mengingat ekspresi Boolean yang relevan untuk sirkuit setengah-penambah dan setengah-pengurangan, rancang sirkuit setengah-subtractor yang dapat digunakan untuk melakukan penambahan atau pengurangan pada dua angka satu bit. Operasi aritmatika yang diinginkan harus dapat dipilih dari input kontrol.
Solusi :
Prinsip Kerja :
Jika kita menggunakan inverter yang dikontrol untuk melengkapi A dalam kasus sirkuit setengah-pengurangan, maka perangkat keras yang sama juga dapat digunakan untuk menambahkan dua angka satu-bit. Gambar 7.25 menunjukkan diagram sirkuit logika. Ketika input kontrol ‘0’, variabel input A diteruskan tanpa komplemen ke input gerbang AND. Dalam hal ini, gerbang AND menghasilkan output CARRY dari operasi penambahan. Gerbang EX-OR menghasilkan output SUM. Di sisi lain, ketika input kontrol adalah '1', gerbang AND menghasilkan output BORROW dan gerbang EX-OR menghasilkan output DIFFERENCE. Dengan demikian, ‘0’ pada input kontrol membuatnya menjadi setengah penambah, sedangkan ‘1 at pada input kontrol membuatnya menjadi setengah-pengurangan.
e. Contoh 7.4 (figure 7.27)
Soal : Rancang sirkuit penambah-pengurang delapan-bit menggunakan adder biner empat-bit, tipe nomor 7483, dan gerbang dua-input EX-OR quad, ketik nomor 7486. Asumsikan bahwa diagram pin koneksi diagram IC ini tersedia untuk Anda.
Solusi:
Prinsip Kerja :
IC 7483 adalah penambah biner empat bit, yang berarti dapat menambah dua angka biner empat bit. Untuk menambahkan dua angka delapan-bit, kita perlu menggunakan dua 7483 dalam kaskade. Yaitu, CARRY-OUT (pin 14) dari 7483 yang menangani empat bit kurang signifikan diumpankan ke CARRY-IN (pin 13) dari 7483 yang menangani empat bit lebih signifikan. Juga, jika (A0 A 7 dan (B0 B 7 adalah dua angka yang akan dioperasikan, dan jika tujuannya adalah untuk menghitung A - B, bit B0, B1, B2, B3, B4 , B5, B6 dan B7 dilengkapi dengan menggunakan gerbang EX-OR. Salah satu input dari semua gerbang EX-OR diikat bersama untuk membentuk input kontrol. Ketika input kontrol dalam keadaan logika '1', bit B0 ke B7 dapatkan Juga, memberi makan logika ini '1' ke CARRY-IN dari 7483 yang lebih rendah memastikan bahwa kita mendapatkan komplemen 2 bit (B0 B 7). Karena itu, ketika input kontrol dalam keadaan logika '1', komplemen dua dari (B0 B 7) ditambahkan ke (A0 A 7). Outputnya karena itu A − B. Logika '0' pada input kontrol memungkinkan (B0 B 7 ke melewati gerbang EX-OR tanpa komplemen, dan output dalam kasus ini adalah A + B. Gambar 7.27 menunjukkan diagram sirkuit.
Dalam bentuk aljabar Boolean, logika Ex-OR dapat dituliskan seperti berikut ini.
atau dapat juga aljabar boolean untuk Ex-OR dijabarkan sebagai berikut ini:
Tabel kebenaran untuk logika Ex-OR adalah
f. Contoh 7.5 (figure 7.28)
soal : Diagram logika dari Gambar 7.28 melakukan fungsi blok bangunan aritmatika yang sangat umum. Identifikasi fungsi logika.
Solusi :
Ekspresi boolean untuk X dan Y adalah
Ekspresi boolean untuk X dan Y adalah half-adder , X dan Y masing masing mewakili output SUM dan CARRY.
g. Contoh 7.6 (figure 7.29)
Soal :Design a BCD adder circuit capable of adding BCD equivalents of two-digit decimal numbers. Indicate the IC type numbers used if the design has to be TTL logic family compatible.
Solusi :
Prinsip Kerja :
5. Video
[kembali]
7.20
7.21
7.22
7.25
7.27
7.28
7.29
6. Link Download
[kembali]
video:
Download video 7.20 disini.
Download video rangkaian 7.21 disini.
Download video 7.22 disini.
Download video rangkaian 7.25 disini.
Download video rangkaian 7.27 disini.
Download video rangkaian 7.28 disini.
Download 7.29 disini.
rangkaian:
Download rangkaian figure 7.20 disini.
Download rangkaian 7.21 disini.
Download rangkaian figure 7.22 disini.
Download rangkaian figure 7.25 disini.
Download rangkaian 7.27 disini.
Download Rangkaian 7.28 disini.
Download rangkaian 7.29 disini.
HTML : Download HTML disini.
datasheet IC 7483 : Download datasheet disini.
Download datasheet AND disini.
Download datasheet XOR disini.
Tidak ada komentar:
Posting Komentar